描述
SN65DSI84 DSI 至 FlatLink? 桥 采用了 单通道 MIPI? D-PHY 接收器前端配置，此配置在每个通道上具有 4 条信道，每条信道的运行速率为 1Gbps；输入带宽为 4Gbps。此桥解码 MIPI? DSI 18bpp RGB666 和 24bpp RGB888 数据包并将已格式化的视频数据流转换为一个运行在频率范围介于 25MHz 至 154MHz 之间的像素时钟上的 FlatLink? 兼容 LVDS 输出，从而提供一个单链路 LVDS，每条链路具有 4 条数据信道。
SN65DSI84 非常适合于每秒 60 帧的 WUXGA 1920 x 1200 应用，每像素比特位高达 24。执行了部分线路缓冲以适应 DSI 与 LVDS 接口间的数据流不匹配。
SN65DSI84 采用符合工业标准的接口技术设计，能够与多种微处理器兼容，并具有多种电源管理 特性 ，包括低摆幅 LVDS 输出和 MIPI? 定义的超低功耗状态 (ULPS) 支持。
SN65DSI84 采用小外形尺寸的 5x5mm BGA 封装（焊球间距为 0.5mm），工作温度范围为 -40oC 至 85oC。
特性
实现 MIPI?D-PHY 1.00.00 版本的物理层前端和 1.02.00 版本的显示串行接口 (DSI)
单通道 DSI 接收器在每个通道上可针对 1 条、2 条、3 条或 4 条 D-PHY 数据信道进行配置，每信道的运行速率高达 1Gbps
支持格式为 RGB666 和 RGB888 的 18bpp 和 24bpp DSI 视频数据包
适用于 60fps WUXGA 1920 × 1200 分辨率（18bpp 和 24bpp 彩色）和 60fps 1366 × 768（18bpp 和 24bpp）
Flatlink?针对单链路或双链路 LVDS 的输出配置
支持单通道 DSI 至双链路 LVDS 运行模式
在双链路或单链路模式下，LVDS 输出时钟范围为 25MHz 至 154MHz
LVDS 像素时钟可采用自由运行持续 D-PHY 时钟或外部基准时钟 (REFCLK)
1.8V 主 VCC 电源
低功耗 特性 包括关断模式、低 LVDS 输出电压摆幅、共模以及 MIPI 超低功耗状态 (ULPS) 支持
针对简化印刷电路板 (PCB) 走线的 LVDS 通道交换 (SWAP)，LVDS 引脚顺序反向特性
静电放电 (ESD) 额定值 ±2kV（人体放电模式 (HBM)）
采用 64 引脚 5mm × 5mm BGA (ZQE) 封装
温度范围：-40°C 至 85°C
All trademarks are the property of their respective owners.
